Отрывок: Две другие функции, необходимые для использования BIST на системном уровне, включают контроллер тестирования (или контроллер BIST) и схему изоляции входа. Помимо обычных системных контактов ввода/вывода, для включения BIST могут потребоваться дополнительные контакты ввода/вывода для активации последовательности BIST (управляющий сигнал BIST...
Название : | Оптимизация блока тестирования цифровых ячеек блочной памяти |
Авторы/Редакторы : | Банталов А. А. Козлова И. Н. Лизункова Д. А. Министерство образования и науки России Самарский национальный исследовательский университет им. С. П. Королева (Самарский университет) Институт информатики математики и электроники |
Дата публикации : | 2020 |
Библиографическое описание : | Банталов, А. А. Оптимизация блока тестирования цифровых ячеек блочной памяти : вып. квалификац. работа по направлению подгот. 11.03.04 "Электроника и наноэлектроника" (уровень бакалавриата) / А. А. Банталов ; рук. работы И. Н. Козлова ; нормоконтролер Д. А. Лизункова ; Минобрнауки России, Самар. нац. исслед. ун-т им. С. П. Королева (Самар. ун-т), Ин-т информатики, математики и электроники,. - Самара, 2020. - on-line |
Аннотация : | Целью работы является оптимизация и реализация блока тестированияцифровой ячейки блочной памяти на Verilog.Результаты данной дипломной работы могут быть использованы дляразработки блоков самотестирования для цифровых ячеек памяти. |
Другие идентификаторы : | RU\НТБ СГАУ\ВКР20200914150546 |
Ключевые слова: | проектирование BIST электроника цифровые ячейки блочной памяти блоки тестирования моделирование ошибок |
Располагается в коллекциях: | Выпускные квалификационные работы |
Файлы этого ресурса:
Файл | Размер | Формат | |
---|---|---|---|
Банталов_Артём_Алексеевич_Оптимизация_блока_тестирования_цифровых.pdf | 1.47 MB | Adobe PDF | Просмотреть/Открыть |
Показать полное описание ресурса
Просмотр статистики
Поделиться:
Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.