Отрывок: Совсем недавно были разработаны формальные методы верификации, которые используют специализированные модели ИС, а затем математически рассуждают о них, чтобы доказать правильность проектирования автоматизированным способом. Работа данного метода сосредоточена на создании новой методики, которая объединяет лучшие характеристики как имитационных, так...
Полная запись метаданных
Поле DC Значение Язык
dc.contributor.authorЦарев М. Д.ru
dc.contributor.authorКозлова И. Н.ru
dc.contributor.authorМинистерство науки и высшего образования Российской Федерацииru
dc.contributor.authorСамарский национальный исследовательский университет им. С. П. Королева (Самарский университет)ru
dc.contributor.authorИнститут информатикиru
dc.contributor.authorматематики и электроникиru
dc.coverage.spatialмаршевые тестыru
dc.coverage.spatialячейка кэш памятиru
dc.coverage.spatialвстроенная система самотестированияru
dc.coverage.spatialязык описания аппаратуры VERILOGru
dc.creatorЦарев М. Д.ru
dc.date.issued2020ru
dc.identifierRU\НТБ СГАУ\ВКР20210218152621ru
dc.identifier.citationЦарев, М. Д. Разработка цифрового блока верификации параметризованной ячейки кэш-памяти : вып. квалификац. работа по направлению подгот. 11.03.04 "Электроника и наноэлектроника" (уровень бакалавриата) / М. Д. Царев ; рук. работы И. Н. Козлова ; М-во науки и высш. образования Рос. Федерации, Самар. нац. исслед. ун-т им. С. П. Королева (Самар. ун-т), Ин-т информатики, математики и электроники, Фак-т эл. - Самара, 2020. - on-lineru
dc.description.abstractВ работе рассматриваются методы верификации кэш памяти ивстроенные системы самотестирования.Цель работы - анализ существующих методов верификации, выборнаиболее актуального метода и его оптимизация, разработка блокаверификации реализующего оптимизированный метод к кэш памяти.В результате работы был оптимизирован алгоритм тестирования кэшпамяти. Разработана поведенческая модель, описанная на языке Verilog,встроенной системы самоконтроля (BIST), реализующая оптимизированныйалгоритм. Проведена симуляция работы системы и ее логический синтез.ru
dc.format.extentЭлектрон. дан. (1 файл : 0,0 Мб)ru
dc.titleРазработка цифрового блока верификации параметризованной ячейки кэш-памятиru
dc.typeTextru
dc.subject.rugasnti50.01ru
dc.subject.udc004.434ru
dc.textpartСовсем недавно были разработаны формальные методы верификации, которые используют специализированные модели ИС, а затем математически рассуждают о них, чтобы доказать правильность проектирования автоматизированным способом. Работа данного метода сосредоточена на создании новой методики, которая объединяет лучшие характеристики как имитационных, так...-
Располагается в коллекциях: Выпускные квалификационные работы

Файлы этого ресурса:
Файл Размер Формат  
Царев_Михаил_Дмитриевич_Разработка_цифрового_блока_верификации.pdf814.51 kBAdobe PDFПросмотреть/Открыть  
Показать базовое описание ресурса Просмотр статистики
Поделиться:



Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.