Отрывок: 1 Разработка поведенческой модели Как отмечалось в разделе 2 подразделе 2.3, встроенные системы самотестирования представляют собой поверхностно-монтируемые на печатную плату микросхемы, либо выполняемый в качества СФ-блоков в системах на кристалле, разработка которых осуществляется с помощью средств автоматизированного проектирования (САПР) по некоторому маршруту. Для нисходящего маршрута, рассматриваемого в рамках работы, в общем случае...
Полная запись метаданных
Поле DC | Значение | Язык |
---|---|---|
dc.contributor.author | Попов А. В. | ru |
dc.contributor.author | Головашкин Д. Л. | ru |
dc.contributor.author | Саноян А. Г. | ru |
dc.contributor.author | Минобрнауки России | ru |
dc.contributor.author | Самарский национальный исследовательский университет им. С. П. Королева (Самарский университет) | ru |
dc.contributor.author | Институт информатики | ru |
dc.contributor.author | математики и электроники | ru |
dc.coverage.spatial | язык описания аппаратуры | ru |
dc.coverage.spatial | Cadence | ru |
dc.coverage.spatial | маршевые тесты | ru |
dc.coverage.spatial | статическое оперативное запоминающее устройство | ru |
dc.coverage.spatial | встроенная система самотестирования | ru |
dc.creator | Попов А. В. | ru |
dc.date.issued | 2019 | ru |
dc.identifier | RU\НТБ СГАУ\ВКР20190808095506 | ru |
dc.identifier.citation | Попов, А. В. Разработка метода верификации цифровой ячейки оперативного запоминающего устройства : вып. квалификац. работа по направлению подгот. "Электроника и наноэлектроника" (уровень бакалавриата) / А. В. Попов ; рук. работы Д. Л. Головашкин ; нормоконтролер А. Г. Саноян ; Минобрнауки России, Самар. нац. исслед. ун-т им. С. П. Королева (Самар. ун-т), Ин-т информатики, математики и электроники, Фа. - Самаpа, 2019. - on-line | ru |
dc.description.abstract | В работе рассматриваются методы верификации статических оперативных запоминающих устройств и встроенные системы самотестирования.Цель работы – разработка быстрого метода верификации микросхемы статического оперативного запоминающего устройства со 100% по | ru |
dc.format.extent | Электрон. дан. (1 файл : 2,5 Мб) | ru |
dc.title | Разработка метода верификации цифровой ячейки оперативного запоминающего устройства | ru |
dc.type | Text | ru |
dc.subject.rugasnti | 50.01 | ru |
dc.subject.udc | 004.33 | ru |
dc.textpart | 1 Разработка поведенческой модели Как отмечалось в разделе 2 подразделе 2.3, встроенные системы самотестирования представляют собой поверхностно-монтируемые на печатную плату микросхемы, либо выполняемый в качества СФ-блоков в системах на кристалле, разработка которых осуществляется с помощью средств автоматизированного проектирования (САПР) по некоторому маршруту. Для нисходящего маршрута, рассматриваемого в рамках работы, в общем случае... | - |
Располагается в коллекциях: | Выпускные квалификационные работы |
Файлы этого ресурса:
Файл | Размер | Формат | |
---|---|---|---|
Попов_Антон_Вадимович_Разработка_метода_верификации_цифровой.pdf | 2.58 MB | Adobe PDF | Просмотреть/Открыть |
Показать базовое описание ресурса
Просмотр статистики
Поделиться:
Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.