Отрывок: В данной ячейке находятся две трех-входовые LUT. 37 В обычном режиме левый мультиплексор выбирает результат из верхней или нижней LUT. В арифметическом режиме выходы LUT подаются на сумматор. Выбор режима программируется помощью среднего мультиплексора. Выход может быть синхронным или асинхронным, в зависимости от программирования мультиплексора справа. Современные семейства ПЛИС расширяют вышеупомянутые возможности, чтобы включать функцион...
Полная запись метаданных
Поле DC | Значение | Язык |
---|---|---|
dc.contributor.author | Бондаренко М. И. | ru |
dc.contributor.author | Козлова И. Н. | ru |
dc.contributor.author | Министерство науки и высшего образования Российской Федерации | ru |
dc.contributor.author | Самарский национальный исследовательский университет им. С. П. Королева (Самарский университет) | ru |
dc.contributor.author | Институт информатики | ru |
dc.contributor.author | математики и электроники | ru |
dc.coverage.spatial | язык программирования SystemVerilog | ru |
dc.coverage.spatial | растеризация | ru |
dc.coverage.spatial | расчет энергопотребления | ru |
dc.coverage.spatial | расчет производительности | ru |
dc.coverage.spatial | VGA интерфейс | ru |
dc.coverage.spatial | компьютерная графика | ru |
dc.coverage.spatial | моделирование | ru |
dc.coverage.spatial | вершинный шейдер | ru |
dc.creator | Бондаренко М. И. | ru |
dc.date.issued | 2020 | ru |
dc.identifier | RU\НТБ СГАУ\ВКР20200625133916 | ru |
dc.identifier.citation | Бондаренко, М. И. Реализация графического конвейера на ПЛИС : вып. квалификац. работа по направлению подгот. 11.03.04 "Электроника и наноэлектроника" (уровень бакалавриата) / М. И. Бондаренко ; рук. работы И. Н. Козлова ; М-во науки и высш. образования Рос. Федерации, Самарский национальный исследовательский университет им. С. П. Королева (Самарский ун-т), Ин-т информатики. - Самара, 2020. - on-line | ru |
dc.description.abstract | Разработана система фиксированного графического конвейера с описанием на языке SystemVerilog. Спроектированы модули, входящие в состав графического конвейера, а именно: вершинный шейдер, растеризатор, пиксельный шейдер, а также вспомогательные модули: модуль управления VGA интерфейсом, главный модуль управления всей системой, фрейм-буфер, z-буфер и ROM-память. Проведено моделирование некоторых отдельных модулей и модуля верхнего уровня. Проведено тестирование на отладочной плате Nexus 4 DDR Artix-7 FPGA. Рассчитаны производительность и энергопотребление системы. | ru |
dc.format.extent | Электрон. дан. (1 файл : 2,1 Мб) | ru |
dc.title | Реализация графического конвейера на ПЛИС | ru |
dc.type | Text | ru |
dc.subject.rugasnti | 50.10.43 | ru |
dc.subject.udc | 004.92 | ru |
dc.textpart | В данной ячейке находятся две трех-входовые LUT. 37 В обычном режиме левый мультиплексор выбирает результат из верхней или нижней LUT. В арифметическом режиме выходы LUT подаются на сумматор. Выбор режима программируется помощью среднего мультиплексора. Выход может быть синхронным или асинхронным, в зависимости от программирования мультиплексора справа. Современные семейства ПЛИС расширяют вышеупомянутые возможности, чтобы включать функцион... | - |
Располагается в коллекциях: | Выпускные квалификационные работы |
Файлы этого ресурса:
Файл | Размер | Формат | |
---|---|---|---|
Бондаренко_Михаил_Игоревич_Реализация_графического_конвейера.pdf | 2.2 MB | Adobe PDF | Просмотреть/Открыть |
Показать базовое описание ресурса
Просмотр статистики
Поделиться:
Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.