Отрывок: Совсем недавно были разработаны формальные методы верификации, которые используют специализированные модели ИС, а затем математически рассуждают о них, чтобы доказать правильность проектирования автоматизированным способом. Работа данного метода сосредоточена на создании новой методики, которая объединяет лучшие характеристики как имитационных, так...
Название : | Разработка цифрового блока верификации параметризованной ячейки кэш-памяти |
Авторы/Редакторы : | Царев М. Д. Козлова И. Н. Министерство науки и высшего образования Российской Федерации Самарский национальный исследовательский университет им. С. П. Королева (Самарский университет) Институт информатики математики и электроники |
Дата публикации : | 2020 |
Библиографическое описание : | Царев, М. Д. Разработка цифрового блока верификации параметризованной ячейки кэш-памяти : вып. квалификац. работа по направлению подгот. 11.03.04 "Электроника и наноэлектроника" (уровень бакалавриата) / М. Д. Царев ; рук. работы И. Н. Козлова ; М-во науки и высш. образования Рос. Федерации, Самар. нац. исслед. ун-т им. С. П. Королева (Самар. ун-т), Ин-т информатики, математики и электроники, Фак-т эл. - Самара, 2020. - on-line |
Аннотация : | В работе рассматриваются методы верификации кэш памяти ивстроенные системы самотестирования.Цель работы - анализ существующих методов верификации, выборнаиболее актуального метода и его оптимизация, разработка блокаверификации реализующего оптимизированный метод к кэш памяти.В результате работы был оптимизирован алгоритм тестирования кэшпамяти. Разработана поведенческая модель, описанная на языке Verilog,встроенной системы самоконтроля (BIST), реализующая оптимизированныйалгоритм. Проведена симуляция работы системы и ее логический синтез. |
Другие идентификаторы : | RU\НТБ СГАУ\ВКР20210218152621 |
Ключевые слова: | маршевые тесты ячейка кэш памяти встроенная система самотестирования язык описания аппаратуры VERILOG |
Располагается в коллекциях: | Выпускные квалификационные работы |
Файлы этого ресурса:
Файл | Размер | Формат | |
---|---|---|---|
Царев_Михаил_Дмитриевич_Разработка_цифрового_блока_верификации.pdf | 814.51 kB | Adobe PDF | Просмотреть/Открыть |
Показать полное описание ресурса
Просмотр статистики
Поделиться:
Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.